

Mehr CPU

PAK-68 - die Prozessor-Austausch-Karte für 68000-Rechner

Johannes Assenbaum

Seit es den 68020, die 32-Bit-CPU aus der 68000-Familie, und den Floating-Point-Coprozessor 68881 gibt, träumt so mancher Computerist von diesen Prozessoren in seinem Rechner. Viele haben es inzwischen zu einem 68000-System gebracht doch wie den Sprung von 16 auf 32 Bit schaffen? Man will ja nicht (schon wieder) ein teures neues Gerät anschaffen.

Einen 68000-Computer mit dem 'Superchip' 68020 zu tunen, ist durchaus möglich, wenn auch nicht ganz billig, insbesondere dann nicht, wenn man den Arithmetik-Coprozessor 68881 gleich dabeihaben möchte. Aber stellen Sie sich einmal vor, Ihr Rechner wäre 30 bis 40 Prozent oder, bei rechenintensiven Programmen, noch schneller – könnte Sie das nicht reizen?

Was man dazu braucht, ist ein Adapter, der in erster Linie die 32-Bit-Busse der Prozessorchips 68020/881 auf den 16-Bit-Daten- und den 24-Bit-Adreßbus des 68000 umsetzt. Daneben gibt es auch bei den Steuersignalen Unterschiede, die ein solcher Adapter auszugleichen hat.

13 Chips

Die c't-Prozessor-Austausch-Karte für 68000-Systeme PAK-68 erledigt dies mit 13 ICs; zwei davon sind die Prozessoren, der Rest LS-, ALS- und AS-TTL-Typen. Eine vierzehnte Fassung nimmt den Quarzoszillator auf, der das Ganze noch etwas auf Trapp bringen kann. Als besonderes Bonbon ist es möglich, auf einer extra Karte ein 32 Bit breites RAM hinzuzufügen, das dann erst recht die Post abgehen läßt.


Um CPU und FPU zusammenzubringen, bedarf es im Prinzip nur einiger weniger Gatterfunktionen für die Chipselektion der FPU. Bei der PAK-68 wird dazu das aus den Function-Codes der CPU (FC0...2) gewonnene CPUSPACE-Signal mit dem höchstwertigen Adreßbit invertiert-AND-verknüpft spricht OR). Im gegebenen Kontext reicht dies für eine eindeutige Unterscheidung aus (siehe 68000/68020 User's Manuals, Abschnitte Bus Operation). Zwei UND-Gatter in den 'Data Transfer and Size Acknowledge'-Leitungen DSACK0 und DSACK1 sorgen für entsprechende Eingänge am Erweiterungsstecker X2.

Aus den Steuersignalen des 68020 die des 68000 abzuleiten, ist zum größten Teil ähnlich simpel. Der 68020 gibt mit seinen Size-Signalen genügend Hilfestellung, 68000-Data-Strobes LDS und UDS leicht 'ergattern' zu können. Address Strobe und Bus Grant brauchen noch eine Inhibit-Bedingung, um 68000-Hardware bei PAKinternen Aktivitäten (FPUoder 32-Bit-RAM-Zyklen) abhängen zu können. Und schließlich machen drei Tri-State-Treiber die neuen Address- und Data-Strobe-Ausgänge DMAfähig.

	1	2	3		5	6	7	8	9	10	11	12	13
	BOACK	A1 0	O O	A 28	A26 O	A23 O	A22 O	A19 O	O O	O	A14 O	A11	A.B
	NC O	0	BR O	A30 O	A 27 O	A24 O	A20 O	A18 O	GNO	A15	A 13	A10 O	46
	RESET	CLK	NC O	0	A29 O	A 25	A 21 O	A17 O	A 16	A 12	0	A7 0	A5
	vcc O	VCC	NC O				von u	men				A .	O 0
	FCO	RMC	vcc				von u	nter				A2 0	OCS O
	SIZEO	FC2 O	FC1 O									NC O	PEND
	O O	SIZE1	OBEN								VCC	SNO	VCC
	COIS	AVEC	OSACR	75			680	20				O O	GND
	DSACK	DE RR	6NO O									PLO	PLT
	GND	HALT	NC O									01	00
	AS O	R/W O	030	027	023	019	GND	0 15	011	07	NC O	03	02
	0,	029	0 26	0 24	021	018	016	VCC	013	010	0	05	04
ì	0 0	028	025	022	020	0	OND	VCC	0	012	00	0	NC O

K [41	R/W O	GND	OSACK1	030	029	027	026	024	072
	A3 O	VCC	0 25	DSACHD	030	028	025	GND	023	021
	AS O	A2 O	A0 O					VCC	GND	019
0	05	44							020	D18 O
-	SIZE	GND O		6	888	31			0 17	016
E	NC O	vcc O							VCC	GND
	RESET	GND		ve	on un	ten			012	015
	GND	CLK	GND					09	013	014
8	vcc O	GND	GND	SENSE	02	05	6ND O	vcc	010	011
A	VCC	GND	00	01	03	04	06	07	08	GNO


182 Beinchen unter 2 Pin-Grid-Aray-Gehäusen (PGA) das ist 32-Bit-Anschlußtechnik.



Stückliste						
IC 11 IC 12 IC 13 Q 1	68020 68881 LS 90 LS 74 ALS 08 AS 10 AS 32 LS 125 ALS 04 AS 04 Quarzoszillator für async. CPU-/FPU- Takt (typ. 12,5/ 16,667 MHz)	X1 X2 X3 J1 J25	2 x 32pol. Stiftstreifen (Steckadapter zum 68000-Sockel) 40pol. Pfosten- verbinder 34pol. Pfosten- verbinder 1 x 2pol. Pfostenleiste 2 x 4pol. Pfostenleiste 114pol. PGA-Fassung (CPU) 68 pol. PGA-Fassung (FPU) div. 14pol. DIL-			
RN 1,2 CB	7 x 4 k 7 SIL 9 x 100 n keram. 2 x 10μ Tantal		Fassungen			

Das meiste Gehirnschmalz steckt eindeutig in der Nachbildung des synchronen Businterface, worüber der 68000 Anschluß an die alten 6800-Peripheriechips hatte; beim 68020 ist es nicht mehr eingebaut. Die

Da ein 68000-Sockel nicht verpolungssicher sein kann, ist unbedingt auf richtiges Einsetzen zu achten.



Pinbelegung X 2							
Pin	Signal	Pin	Signal				
1	ĀS	21	A 16				
2	GND	22	A 17				
3	CPUSPACE	23	A 14				
3 4 5	A 5	24	A 15				
5	SIZ 0	25	A 12				
6	SIZ 1	26	A 13				
7	A 0	27	A 10				
8	A 30	28	A 11				
9	A 28	29	A 1				
10	A 29	30	A 9				
11	A 27	31	A2				
12	A 26	32	A7				
13	A 25	33	A 3				
14	A 24	34	A 8				
15	A 21	35	A 4				
16	A 23	36	A 6				
17	A 20	37	VCC				
18	A 22	38	VCC				
19	A 18	39	DSACK 1 RAM				
20	A 19	40	DSACK 0 RAM				

Pinbelegung X 3						
Pin	Signal	Pin	Signal			
1	GND	18	D8			
2	GND	19	D6			
3	D 16	20	D9			
4	D 15	21	D 10			
5	D 18	22	D 12			
6	D 19	23	D7			
7	D 20	24	D 21			
8	D 17	25	D 23			
9	D 13	26	D 22			
10	D 11	27	D 27			
11	DO	28	D 26			
12	D 14	29	D 25			
13	D1	30	D 24			
14	D2	31	D 30			
15	D3	32	D 28			
16	D4	33	D 31			
17	D 5	34	D 29			

ganze Signalerzeugung dreht sich um den Frequenzteiler IC3, der wie beim 68000 den E-Takt asynchron aus dem Systemtakt 'erteilt' (Teilerfaktor 10). Abweichend vom Original erzeugt die Nachbildung ein symmetrisches E-Taktsignal; bislang sind jedoch noch keine Fälle bekannt geworden, in denen das gestört hätte.

Ein synchroner Buszyklus wird eingeleitet, wenn die adressierte (Port-)Schaltung mit VPA statt DTACK antwortet. Damit werden die beiden Flipflops von tor-Option der CPU zu 'befreien' – beides geschieht mit dem internen Interrupt-Acknowledge-Signal am Ausgang eines 3fach-NAND-Gatters (IC8, Pin 8).


Nicht zu bremsen?


Für das Tempo, das Ihr Rechner mit der PAK-68 an den Tag legt, ist eigentlich nur die Taktfrequenz der Prozessoren ausschlaggebend. Also greift man zu den 16-MHz-Chips und dem passenden Quarzoszillator, und



IC5 freigegeben, worauf das im Schaltbild linke mit der nächsten fallenden E-Flanke das VMA-Signal (zur Peripherie) aktiviert. Neun Zehntel E-Taktperiode später wird mit DSACK1 (zum 68020) das Ende des Zyklus eingeleitet; so Datentransfers finden die 68000-gerecht etwa gleichzei-·tig mit einer fallenden E-Takt-Flanke statt. (Selbstverständlich besitzt auch der VMA-Ausgang den berühmten dritten Zustand.) Bliebe noch, diesen Ablauf gegen unbeabsichtigtes Ingangsetzen während eines Interrupt-Acknowledge-Zyklus zu schützen und die Autovek-

 nichts geht mehr. Leider spielen nämlich auch so profane Dinge wie die Schaltung des 68000-'Restrechners', und hier vor allem Timing und Zugriffsgeschwindigkeiten der Speicher, eine Rolle. Insbesondere bei DRAM-Steuerungen Wait-Zyklen, sogenannten No-Wait-Schaltungen, ist es meistens auch mit schnelleren ICs nicht möglich, die Zykluszeiten um mehr als maximal 20 oder 30 Prozent zu reduzieren beziehungsweise die CPU mit dem (asynchronen) PAK-eigenen Takt zu fahren. Der FPU hingegen darf man ruhig ordentlich Dampf machen.





Der Logikanalysator bringt es an den Tag: Synchrone Zyklen kosten den 68020 mehr Takte als einen 68000 (oben: best case / unten: worst case).



Drei Einsatzbeispiele für die PAK-68: Amiga 1000 (links; ein bißchen mechanische Nachhilfe ist vonnöten), Atari ST im separaten Gehäuse (Mitte) und c't 68 ECB. Ohne Software-Unterstützung nutzt die PAK allerdings nicht viel.

Je nach geplantem Einsatz der PAK ergeben sich also unterschiedliche Anforderungen an die Takterzeugung, denen mit den Steckbrücken J2...5 Rechnung getragen wird: J2(J4) holt den CPU-(FPU-)Takt vom 68000-Sockel, J3(J5) wählt den bordeigenen. Die jeweils optimale Kombination hängt wie üblich vom Einzelfall ab. Bei geschlossenen Systemen wie Ataris ST oder Commodores Amiga muß der CPU-Takt vom Motherboard bezogen werden. Bei VME-Bus-Platinen ist es zumeist nicht so kritisch, wo der Takt herkommt; dennoch gibt es bei 10-12 MHz so etwas wie eine magische Grenze, über die auch ein Speicherwechsel nicht unbedingt mehr hinweghilft. Immerhin ist das System dann allein mit der 68020-CPU um rund die Hälfte schneller als mit einem 8-MHz-68000.

Die universellste und zugleich billigste Grundkonfiguration dürfte daher die PAK-68 mit einer 12-MHz-CPU am 68000-Takt sein; natürlich tut es auch eine 16-MHz-Version. Den Kauf der FPU nebst Quarzoszillator kann man vertagen, bis wieder genügend Kleingeld im Portemonnaie ist. Bereits in dieser Mindestausbaustufe brachte die PAK in einem Atari ST unter RTOS-UH bis zu 40 Prozent mehr Geschwindigkeit. Dazu mußte lediglich der Cache des 68020 aktiviert werden.

Wo's (nicht) klappt

Leider zeigt sich nicht jedes Betriebssystem einem 68020 ge-

PAK-68 und ST

Atari-ST-Besitzer, die ihren Computer mit der geballten Rechenleistung 68020/68881-Kombination ausstatten möchten, stehen an einem Scheideweg: TOS und GEM laufen auf dem 68020 nicht, und es ist noch nicht absehbar, ob wir die erforderlichen Anderungen entwickeln und veröffentlichen können. Wer 32-Bit-Power will, muß sich deshalb gleichzeitig für das Multitasking-Betriebssystem RTOS-UH entscheiden, das sich mit allen Prozessoren 68000-Familie versteht.

Unser Tip: Wer einen 68020-ST haben und auf GEM/TOS nicht verzichten möchte, sollte sich eine zweite Rechnerkonsole (ohne Peripherie) kaufen und diese umrüsten. Unter dem Einfluß der Mega-ST-Euphorie werden gebrauchte Geräte gelegentlich schon zu Schleuderpreisen angeboten.

Auf dem mittels PAK-68 aufgebohrten Atari ST läuft die aktuelle RTOS-Version 2.0 in den beiden EPROM-residenten Varianten A und B problemlos. Besitzer der Disketten-Version (C) haben aber noch eine Hürde zu überwinden, bevor sie das Betriebssystem von der Diskette booten können: Auch der TOS-Urlader enthält unverträgliche Zeitschleifen, so

daß der Boot-Vorgang unter 68020-Regie nicht funktioniert. Wir hoffen, in der nächsten c't-Ausgabe eine Patch-Anleitung zur Beseitigung dieses Problems abdrucken zu können.

Der flotte Zahlenknacker 68881 kann derzeit auch un-RTOS-UH/PEARL noch nicht voll ausgefahren werden. In einem Multitasking-Betriebssystem müssen nämlich bei jedem Task-Wechsel auch die verwendeten Register des Coprozessors umgeladen werden, damit es keinen Zahlensalat gibt. Assembler-Programmierer könnten zwar die Rechenleistung der FPU gelegentlich schon nutzen - allerdings nur im 'Dispatcher-Off. also unter Blockierung des Task-Wechsels.

Es wird deshalb eine neue Betriebssystem-Version vorbereitet, bei der die Vorkehrungen für den FPU-Einsatz getroffen sind. Darüber hinaus werden ein PEARL-Compiler mit voller FPU-Unterstützung sowie ein 68020-Assembler angeboten. Betriebssystem-Update und Zusatzpaket werden voraussichtlich ab Oktober erhältlich sein. Auch der in Entwicklung befindliche Fortran-77-Compiler RTOS-UH (verfügbar voraussichtlich ab Dezember) wird den Einsatz des Coprozessors optional unterstützen.

genüber so verständnisvoll wie RTOS-UH. So wird es die Atari-ST-User betrüben, daß ihr GEM/TOS aktuell noch nicht mit der PAK-68 klar-kommt. Überhaupt sind alle Betriebssysteme ausgeschlossen, die nach einem Bus- oder Address-Error unmittelbar auf die 'gestackten' Registerinhalte zugreifen – die sind beim 68020 nun einmal anders als beim 68000. (Diese Systeme laufen übrigens auch nur selten mit einem 68010).

Dagegen haben Systeme, deren 68000 man durch einen 'Zehner' ersetzen kann, in der Regel keine weiteren Softwareprobleme; Commodores Amiga zum Beispiel lief mit der PAK auf Anhieb – wenigstens auf der Betriebssystem-Ebene. Inwieweit nämlich die Anwender-Software genauso 'wasserdicht' programmiert ist, steht auf einem ganz anderen Blatt. . .

Auch Programme, die ein kribbeliges Timing mit Zeitschleifen erzeugen, arbeiten oft nicht mehr zuverlässig, weil der 68020 in seinem Cache einfach zu schnell ist. Um ein nicht funktionierendes Programm dahingehend zu prüfen, kann man mit Jumper J1 den Cache-Speicher außer Betrieb setzen (J1 gesteckt); der Geschwindigkeitsvorteil beträgt dann im Schnitt unter 10 Prozent. Läuft das Programm jetzt immer noch nicht, liegt wahrscheinlich eine StackManipulation oder unsaubere Adressierung vor.

Es wird eng

Unvermutet kann sich noch ein weiteres nicht zu widerlegendes Argument gegen die PAK-68 ergeben: die Mechanik. Die Platine braucht ihre $10 \times 10 \times 2$ cm Luft und den 68000-Sockel in der richtigen Richtung. Wir hoffen, mit der gewählten Anordnung nicht allzu sehr danebenzuliegen. Die Bilder zeigen, wie der Einsatz der PAK aussehen kann – im Sinne des Wortes. Daß es mitunter nicht ohne Säge und 'Feilchen' geht, mag zwar ärgerlich sein, ist aber immer

noch besser, als wenn's gar nicht paßt.

Eine fast unmögliche Situation entsteht allerdings ausgerechnet beim c't68000, wo die PAK die Ebene der Busplatine kreuzt; damit sie paßt, muß schon einiges an gehäusetechnischen Zufällen zusammenkommen. Dennoch erschien es uns vertretbar. auf diesen speziellen Einsatzfall zu verzichten - bald wird es nämlich auch eine c't68020-CPU-Karte mit 16- und 32-Bit-Bus 32 Bit und breitem EPROM geben, die doch ein bißchen mehr 68020 'rüberbringt als eine Austauschlösung für einen 68000-Sockel.

```
* cache=2.1
 2
                                               15.06.87 *
 3
    * (c) 1987 esd schulze & detering hannover brd
 4
 5
      additional cache link for PAK-68
 6
 7
    * activation by LOAD plus ABORT
 8
 9
10
                               Task header:
11
            DC.L
                               RTOS internal link
           DC.W
                               autostart task
12
                     $41
                     '#cache' started once&never again*
13
           DC.B
           DC.W
                     14
                               #cache priority
                     $120
           DC.L
15
                               #cache task workspace
16
            DC.L
                     0,0
                               #cache system link
17
            DC.W
                     14
                               #cache priority
18
           DC.L
                     START
                               #cache start pc
19
           DC.L
                     0,0,0,0,0,0,0,0,0,0
20
           DC.L
                     0,0,0,0,0,0,0,0,0,0
21
22
       TERMI:
               OPD
                     S4E41
                            RTOS TRAP terminate task
23
                             RTOS TRAP supervisor state*
       OFF:
                OPD
                     $4E4F
                             ILLEGAL INSTR. VECTOR
24
       ILVECT: EQU
                     $010
25
       VCALNK: EQU
                     $4B8
                             CACHE enable link (TRAP)
26
       DPC:
                     $800
                             DISPATCHER awake flag
                EQU
27
       DISEX:
                     $906
                EQU
                             DISPATCHER awake entry
28
29
    START
          LEA
                     $120 (A4) , A7
                                   cache link entry
30
           OFF
                                   supervisor state
31
            MOVE.L
                     A7, D1
                                   save SV-stackpointer*
32
           MOVE.L
                     ILVECT, D2
                                    and ILLEGAL vector
33
           LEA
                     ILLEG, A0
                                   new ILLEGAL entry
34
           MOVE.L
                     A0, ILVECT
                                   setup vector
35
                     =1,D0
           MOVEQ
                                   'enable cache' code
36
           DC
                     $4E7B,2
                                    'MOVEC DØ, CACHCR
37
                                   skip if 68000/10
38
                                   else supply (new)
39
           MOVE.L
                     CACL, VCALNK
                                    cache clear trap
40
    ILLEG: MOVE.L
                     D2, ILVECT
                                   reload ILLEGAL vect.*
           MOVEA.L
41
                     D1,A7
                                    and SV-stackpointer*
                     =SD8FF, SR
42
           ANDI
                                   back to user state
43
           TERMI
                                   all done
        exception link for cache clear trap ($A05C):
45
    CACL: MOVEQ =9,D0
46
                                    'cache clear' code
                                   'MOVEC DØ . CACHCR '
47
           DC
                   $4E7B,2
48
                                   RTOS exception exit: *
49
           ORI
                   =$700,SR
                                   IRQ off mask
50
                   DPC
           TST
                                   test: dispatcher
51
           BMI.S
                   CACLX
                                   b:
                                         called
52
           RTE .
                                   else: quick exit
53
    CACLX
           JMP
                   DISEX
                                   awake dispatcher
54
55
           END
```

Ein paar zig Zeilen Assembler-Programm machen RTOS-UH 68020-fähig.